ARM 아키텍처 (1)

ARM 의 개요

• RISC 머신 기반이다.( 32비트의 RISC 아키텍처)
• 단순한 디자인, 적은 명령어 세트를 가지고 있다.
• 전력을 적게 쓰고 가격도 싸다.
• 대용량 범용 레지스터 파일을 가진다.
• load/store 아키텍처다.
  • load/ store 명령어는 데이터를 옮기는 명령어다.
  • 레지스터의 값만 이용하여 프로세싱한다.
• 명령어의 길이는 32비트로 고정되어있다.
• ARM에서 byte는 8bit, halfword는 16bit, word는 32bit의 크기를 가진다.
• ARM에서 명령어는 32비트의 ARM 명령어 세트나 16비트의 Thumb 명령어 세트를 구현한다.
• Jazelle 코어들은 자바 바이트 코드를 구현할 수 있다.

 

ARM에서의 레지스터

코어의 37개 레지스터

• 1개의 PC
• 1개의 CPSR(Current Program Status Register : 현재 프로그램의 상태를 나타내는 레지스터)
• 5개의 SPSR(Save Program Status Register : CPSR값을 저장해두는 역할. CPSR을 백업할때(privileged mode) 사용된다.)
• 30개의 범용 레지스터

CPSR 16개 레지스터와의 관계(r0 ~ r15)

• 모든 레지스터는 32비트로 작업된다.
• PC는 r15, 스택 포인터는 r13, link register은 r14에 쓰인다.

 

Operation 모드

• User : 대부분의 작업이 실행되는 비특권 모드다.
• FIQ : 높은 우선순위의 interrupt가 발생할때 입력된다.
• IRQ : 낮은 우선순위의 interrupt가 발생할때 입력된다.
• Supervisor : 재설정시 또는 SW interrupt 명령이 실행될때 입력된다.
• Abort : 메모리 접근 위반을 처리하는데 사용된다.
• Undef : 정의되지 않은 명령어를 처리하는데 사용된다.
• System : 사용자(User)모드와 동일한 레지스터를 사용

 

 

CPSR의 형식

• N : 결과값이 negative임
• Z : 결과값이 0임
• C : 결과값에 carry-out 있음
• V : 결과값 산술계산하는데 오버플로우 발생
• I : 1로 설정되면 IRQ 비활성화
• F : 1로 설정되면 FIQ 비활성화
• T : 1로 설정되면 프로세서가 Thumb 상태, 0으로 설정되면 프로세서가 ARM 상태
• OP mode : 프로세서 모드를 구체적으로 설정